|
包含EMI和EMS的EMC因為各國均立下法規規范，成為電子產品設計者無可迴避的問題。面臨各種EMI模式和各類EMI抑制方法，該如何因地制宜選擇最佳對策讓產品通過測試，同時又必須盡量降低成本強化產品競爭力，是所有電子產品設計人員必須仔細評估思考的課題。
EMI類型與解決方法
所謂EMC（Electromagnetic Compatibility；電磁共容）實際上包含EMI（Electromagnetic Interference；電磁干擾）及EMS（Electromagnetic Sensibility；電磁耐受）兩大部份。EMI指的是電氣產品本身通電后，因電磁感應效應所產生的電磁波對週遭電子設備所造成的干擾影響，EMS則是指電氣產品本身對外來電磁波的干擾防御能力，也就是電磁場的免疫程度。
簡單來說，只要是需要電力工作的產品都會有EMI問題，浸淫EMC領域十多年的資深顧問余曉锜表示，一個電子產品中的EMI來源多半來自交換式電源供應迴路（Switching Power Supply Circuit）、振盪器（Crystal）和各類時鐘信號（Clock Signal），而根據傳導模式不同，EMI可分為接觸傳導（Conducted Emission）和幅射傳導（Radiated Emission）兩類。
接觸傳導是由電源供應回路所形成的電磁波雜訊，透過實體的電源線或信號導線傳送至電源電路內的一種電磁波干擾模式，此狀況會造成與干擾設備使用同一電源電路的電氣設備被電磁雜訊干擾，產生功能異常現象，通常發生在較低頻；幅射傳導則是電路本身通電之后，由電磁感應效應所產生的電磁波幅射發散所形成的電磁干擾模式，常見于高頻。
幅射傳導EMI產生的問題通常較接觸傳導嚴重，也更為棘手，其解決方式余曉锜歸納出下列幾種：
1. 在干擾源加LC濾波回路。
2. 在I/O端加上DeCap by pass to Ground, 把雜訊導入大地。
3. 用遮蔽隔離（Shielding）的方式把電磁波包覆在遮蔽罩內。
4. 盡量將PCB的地面積擴張。
5. 產品內部盡量少使用排線或實體線。
6. 產品內部的實體線盡量做成絞線以抑制雜訊幅射，同時在排線的I/O端加上DeCap。
7. 在差模信號線的始端或末端加上共模濾波器（Common Mode Filter）。
8. 遵循一定的類比和數位佈線原則。
此外，EMI的形成又可分為共模幅射（Common Mode）和差模幅射（Differential Mode）兩類。余曉锜表示，共模幅射包括共地阻抗之共模干擾（Common-Mode Coupling）和電磁場對導線的共模干擾（Field to cable/trace Common-Mode Coupling），前者是因雜訊產生源與受害電路間共用同一接地電阻所產生的共模干擾，解決方法可藉由實行地的切割來必免共地干擾問題；后者則為高電磁能量所形成的電磁場對設備間之配線所造成的干擾，可藉由遮蔽隔離（Shielding）的因應方法來處理場對線的干擾問題。
至于差模幅射，常見的是導線對導線的差模干擾（Cable to Cable Differential-Mode Coupling），干擾途徑為某一導線內的干擾雜訊感染到其他導線而饋入受害電路，屬于近場干擾的一種，可藉由加寬線與線之間的距離來處理此類干擾問題。
常見EMI抑制方式
目前對于EMI的常見抑制方式包括屏蔽法（Shielding）、擴展頻譜法（Spread Spectrum）、使用濾波器（Filter）等，以及透過整合接地、佈線、搭接等層面來防治。
余曉锜表示，電磁屏蔽法大部份是用來屏蔽300MHz以上的電磁雜訊，例如法拉第蓋的使用就是一例，此外，運用遮蔽復合材料也是常見的手法，例如手機就常見以真空電鍍方式，在塑膠殼內部佈滿一層如鎳之類的屏蔽材質，藉此隔絕電磁波發散。
擴展頻譜法則是用來將時鐘（Clock）的信號展頻，使其峰值（Peak）信號波形振幅減低來降低信號的峰值位準，目前有些BIOS已提供內建的擴頻功能，可讓使用者自行設定。余曉锜指出，使用擴頻法需要在信號失真度和EMI減弱程度之間取得平衡，一般是取1％～1.5％，若超過3％通常就會讓信號過于失真而不可行。
此外，濾波器或濾波回路的使用因為成本低廉且SMD（表面黏著）制程的加工需求，所以最為一般設計工程師採用。余曉锜指出，濾波器的使用機會和模式根據不同防治需求來決定，例如大電流的Bead可用在電源電路的路徑（Power Trace）上；一般的Bead可用來抑制某特定頻率的雜訊信號；CMF則用來抑制USB、1394、LVDS等差模線路的雜訊幅射問題。
不過余曉锜強調，對于EMI的抑制有諸多解決方式，必須因時因地制宜選擇，只要有效就是好的防制方法，并沒有哪一種特定方式特別勝出。
高速數位電路及類比-數位混合電路EMI防治法
由于運算速度的提升和高速傳輸介面的應用，目前數位電路已走向高速化。在高速數位電路中，只要阻抗匹配接近理想的阻值（以銅線被覆于FR4材質而言約50歐姆），讓所有信號線都成為傳輸線（Transmission Line）的理想狀態下，理論上應該不會產生EMI問題，但是余曉锜表示，目前實際上的佈線設計還無法達到上述要求，所以只好將高速信號線盡量走在內層，其相鄰的上層用地（鋪銅）來覆蓋以達到遮蔽隔離（Shielding）電磁幅射的效果，亦或在信號線上適當的距離加上對地的濾波電容（DeCap bypass to Ground）來降低EMI。
另外，針對日漸普遍的類比及數位信號混合電路EMI防治，余曉锜也提出以下幾個可遵循的設計原則：
1. 類比與數位信號須分區布線。
2. 所有類比信號要在類比區內布線（包含地，電源及信號線）。
3. 所有數位信號要在數位區內布線（包含地，電源及信號線）。
4. 嚴禁類比或數位信號直接跨區布線。
5. AD IC晶片下方嚴禁布線。
了解各國法規及標準以通過測試
除了各種抑制技巧外，量測也是EMI防治過程中重要的一環。余曉锜對此表示，EMI量測絕大部份是使用頻譜分析儀（Spectrum Analyzer）及接收器（Receiver），而EMS因是產品耐受性測試，所以必須在符合國際法規的環境下執行測試，目前坊間有許多實驗室均可執行EMS標準測試。
要通過測試，首先必須了解各國對于EMC的法規及相關標準要求。余曉锜指出，目前全球較重要的EMC標準包括：臺灣BSMI（CNS13438）、中國大陸CCC（GB4943）、日本VCCI、韓國MIC、美國FCC（Part 15）、歐盟CE（EN55022）、紐澳C-Tick（ANS3548）等等，EMS的要求標準則主要有韓國MIC（引用EN55024）和歐盟CE（EN55024）。
目前各國所引用的EMC和EMS測試項目則分別如下一、二：
Regulation
Test Frequency
Test Limit Test point
EN55022 30~230MHz
230~1000MHz 30dBuV at 10M
37dBuV at 10M EUT Whole Set
150~500KHz
(LISN) Quasi-Peak 66~56dBuV
Average 56~46dBuV AC Power Supply
0.5~5MHz
(LISN) Quasi-Peak 60dBuV
Average 46dBuV AC Power Supply
5~30MHz
(LISN) Quasi-Peak 60dBuV
Average 50dBuV AC Power Supply
150~500KHz
(ISN) Quasi-Peak 84~74dBuV
Average 74~64dBuV Telecom Signal Line
500KHz~30MHz
(ISN) Quasi-Peak 74dBuV
Average 64dBuV Telecom Signal Line
EN60555-2
EN60555-2 0~2KHz See Table 1 AC Power Supply
奇諧波 最大容許諧波電流 備諧波 最大容許諧波電流
3 2.30(A) 2 1.08(A)
5 1.14(A) 4 0.43(A)
7 0.77(A) 6 0.30(A)
9 0.40(A) &≦n≦40 0.23x8/n(A)
11 0.33(A)
13 0.21(A)
15≦n≦39 0.15x15/n(A)
表一：各國EMC測試項目一覽（余曉锜提供）
Regulation
Test Frequency
Test Limit Test point
IEC61000-4-2 15KV(Air Discharge) Enclosure
IEC61000-4-3
IEC61000-4-6 80~1000MHz
150KHz~80MHz 3V/M Enclosure
IEC61000-4-4 Pulse length 15ms± 20% 4KV(peak)5x50ns Signal/Control Lines
Pulse length 15ms± 20%
2KV(peak)5x50ns DC Power Supply
Pulse length 15ms± 20% 4KV(peak)5x50ns AC Power Supply
IEC61000-4-5 2Ω combination wave 2KV 1.2x50us Power line to line
2Ω combination wave 4KV 1.2x50us
Power line to ground
4Ω combination wave 4KV 1.2x50us
I/O Signal Lines
15Ω+(25xN) Ω 4KV 10x700us
Telecom Lines
IEC61000-4-11 Specific rating I/P power Dip 40%+70% of line
Power Line
表二：各國EMS測試項目一覽（余曉锜提供）
以最低成本符合國際規范將成最大挑戰
雖然以一般消費性電子資通訊產品而言，并沒有特定類型產品的EMI會特別嚴重，不過以學理及經驗來看，余曉锜指出交流供電產品的EMI問題會比直流供電產品嚴重，處理上也較為復雜；此外，多層板產品的EMI問題也會比層數少的產品較容易處理。
不過，對于臺灣電子廠商面臨的最大EMC問題，余曉锜認為不在于技術而在于成本。因為在激烈的市場競爭下，產品成本是各家廠商最優先考量的重點，往往犧牲了技術上應有的設計考量來遷就成本要求，例如原本以四層板設計可獲致最佳EMI抑制效果，就可能因成本考量而改用防治效果較差的兩層板。
余曉锜表示，一般EMC防治成本約佔產品總體材料成本的15％～10％，而這中間的空間就需要看設計者的經驗來決定費用降低的幅度，所以如何在最低成本的艱困條件下，完成符合國際EMC規范的產品，將是未來臺灣電子廠商的研發或EMC工程師所面臨的最大挑戰與課題。 | 
