|
一個(gè)成功的VLSI設(shè)計(jì).少不了一個(gè)完備的測(cè)試, 芯片測(cè)試工作是一個(gè)嚴(yán)密和系統(tǒng)的工作。[dt_gap height="5" /]
芯片測(cè)試應(yīng)該包括兩個(gè)含義.一個(gè)是流片前各個(gè)設(shè)計(jì)階段作品的測(cè)試；另一個(gè)是流片后對(duì)實(shí)際芯片的測(cè)試。這里主要是指流片前的芯片測(cè)試，這樣的測(cè)試實(shí)際上是對(duì) 芯片功能的一個(gè)全面驗(yàn)證，在設(shè)計(jì)團(tuán)隊(duì)中與芯片設(shè)計(jì)并列的一項(xiàng)工作。這項(xiàng)工作需要一個(gè)周密的像芯片測(cè)試計(jì)劃，一個(gè)具有針對(duì)性的芯片測(cè)試平臺(tái)。[dt_gap height="5" /]
芯片測(cè)試計(jì)劃是保證測(cè)試成功的基礎(chǔ)，測(cè)試計(jì)劃包括時(shí)間、地點(diǎn)、任務(wù)等內(nèi)容.其重點(diǎn)是測(cè)試覆蓋率的計(jì)算、設(shè)計(jì)和執(zhí)行。理論上覆蓋率的定義是，測(cè)試5覆蓋率= 測(cè)試到的邏輯組合數(shù)/邏輯組合總數(shù)。在實(shí)際操作中,通常根據(jù)需要重新定義測(cè)試瘦蓋率。指定計(jì)劃的原則是盡量早發(fā)現(xiàn)錯(cuò)誤，越早發(fā)現(xiàn)錯(cuò)誤需要重新做的修改丁作 就越少,效率也就越高。把這個(gè)概念上升到測(cè)試原則來(lái)認(rèn)識(shí)對(duì)于制定計(jì)劃和測(cè)試操作都會(huì)有好處。[dt_gap height="5" /]
芯片測(cè)試平臺(tái)以仿真工具軟件包為核心，軟件包提供一個(gè)完整的仿真環(huán)境，包括測(cè)試文件、標(biāo)準(zhǔn)測(cè)試向量文件（Test-Vector File)、標(biāo)準(zhǔn)數(shù)據(jù)文件(Data File）和一些必要的輔助程序，如在芯片測(cè)試數(shù)據(jù)輸出文件和標(biāo)準(zhǔn)數(shù)據(jù)文件之間進(jìn)行比較、報(bào)錯(cuò).如圖1所示。芯片測(cè)試文件設(shè)置基本測(cè)試環(huán)境，調(diào)入被測(cè)試模塊和標(biāo)準(zhǔn)測(cè)試向量文件進(jìn)行測(cè)試，輸出測(cè)試結(jié)果，并與標(biāo)準(zhǔn)數(shù)據(jù)文件進(jìn)行比較。如果出現(xiàn)錯(cuò)誤，通常需要在仿真丁具軟件包提供的時(shí)序波形上進(jìn)行査錯(cuò)。
圖1 仿真與測(cè)試
|
