|
一、前言
隨著半導(dǎo)體科技的進(jìn)步，我們巳經(jīng)可以把越來越多的電路設(shè)計(jì)在同一芯片中，這里面可能包含有中央處理器、嵌入式內(nèi)存、數(shù)字信號(hào)處理器、數(shù)字功能模塊、模擬功能模塊、模擬數(shù)字轉(zhuǎn)換器以及各種外圍配置等等，這就是我們所說的SOC（系統(tǒng)單芯片）技術(shù)。
這類產(chǎn)品對(duì)成本與市場價(jià)格相當(dāng)敏感，因此，業(yè)者的競爭力便來自于誰能更好的控制成本。由于在一個(gè)芯片中集成了多種不同的功能模塊，SOC測試技術(shù)的發(fā)展為降低這類消費(fèi)性電子產(chǎn)品的成本提供了機(jī)會(huì)。與此同時(shí)，由于功能模塊的高度集成，SOC芯片的設(shè)計(jì)、制造和芯片測試過程也變得更為復(fù)雜。
二、傳統(tǒng)的SOC芯片測試方法和流程面臨的挑戰(zhàn)
傳 統(tǒng)的設(shè)計(jì)和芯片測試方法將設(shè)計(jì)、調(diào)試/驗(yàn)證、生產(chǎn)測試三個(gè)環(huán)節(jié)孤立起來進(jìn)行，其突出的問題是除非首顆芯片制造出來，否則芯片測試不可能真正完成。傳統(tǒng)的測 試方法和流程由于需要多次反復(fù)，因而不能適應(yīng)復(fù)雜的SOC大規(guī)模量產(chǎn)的需要，更難降低成本。對(duì)于SOC測試來說，人們需要開發(fā)更為有效的芯片測試程序，以 滿足一次性流片對(duì)驗(yàn)證工具以及生產(chǎn)測試環(huán)節(jié)對(duì)更具有成本效益的測試軟件的需要。
目前，人們開發(fā)芯片測試程序通常沿著設(shè)計(jì)、測試程序開發(fā)、芯 片原型驗(yàn)證的思路進(jìn)行，各部分孤立地進(jìn)行任務(wù)分配、需求分析，然后分別執(zhí)行，測試的過程還要不斷完善測試軟件。芯片測試程序開發(fā)完成之后，還要對(duì)測試程序 本身進(jìn)測試，通常需要多次反復(fù)修改測試程序，時(shí)間上也需要幾個(gè)月的時(shí)間。這對(duì)于“6個(gè)月贏得90%利潤”的市場法則來說是難以接受的，解決測試程序本身調(diào) 試需要較長時(shí)間這個(gè)問題，迫使人們進(jìn)—步改進(jìn)設(shè)計(jì)和測試的流程。
三、SOC測試需求
SOC 芯片內(nèi)部非常復(fù)雜，研發(fā)制造的技術(shù)一直處于持續(xù)改進(jìn)的狀態(tài)。同樣的，在芯片測試上也遇到前所未有的難題。如何能有效進(jìn)行SOC芯片的 測試工作，是學(xué)術(shù)界、產(chǎn)業(yè)界與各個(gè)研究單位都在努力解決的問題。目前有一種方法，叫做內(nèi)置自檢。運(yùn)用這種測試方法時(shí)，在芯片的設(shè)計(jì)階段，就必須把自檢測試 的原理考慮進(jìn)去，在制造芯片的電路中也必須要加人一些額外的自檢測試電路。測試時(shí)，只要給予芯片一些基本的信號(hào)，激活其自檢測試功能，通過芯片內(nèi)部的自檢 測試電路，即可得知芯片的好壞狀況。這種方法的優(yōu)點(diǎn)是使得測試變得很簡單，只需負(fù)責(zé)激活芯片內(nèi)部的自檢測試功能，然后再把測試結(jié)果判讀出來就好了。但是， 自檢測試也有其缺點(diǎn)。首先，制造時(shí)必須要加入額外的自檢測試電路，因此芯片的大小及成本會(huì)增加；其次，在目前的應(yīng)用中，只有內(nèi)存芯片的自檢測試功能比較成 熟，測試的覆蓋率較高，其它方面的芯片自檢測試功能都還在研究階段，尚無法應(yīng)用在實(shí)際芯片測試之中；第三，在從事錯(cuò)誤分析的過程中，自檢測試提供的結(jié)果有 限，只能提供較少的信息來做分析。芯片結(jié)構(gòu)的復(fù)雜化，測試內(nèi)容的多樣化，使得SOC芯片的測試成本有不降反升的趨勢，也使業(yè)者對(duì)芯片測試系統(tǒng)的提出了更高 的要求。
四、共時(shí)測試
以往測試SOC芯片， 大多是采用分模塊測試的方式，例如先測試數(shù)字部分的電路功能是否正常，然后測試內(nèi)存部分，接下來再測試模擬部分，以此類推。這種方法較簡單，直接從現(xiàn)有的 各種芯片測試經(jīng)驗(yàn)轉(zhuǎn)移過來即可，不過卻會(huì)花上許多測試時(shí)間。現(xiàn)在有一種新的測試技巧，就是同時(shí)針對(duì)不同的功能模塊來做測試，亦即所謂的共時(shí)測試，可大幅度 的縮減測試SOC芯片所需的時(shí)間。此觀念其實(shí)不難，卻是SOC測試前所未有的突破，當(dāng)然這也需要其它多方面的配合，比如，在設(shè)計(jì)方面必須事先考慮到可測性 設(shè)計(jì)（DFT），要能夠允許芯片測試系統(tǒng)同時(shí)存取到芯片內(nèi)的不同模塊；此外，各個(gè)模塊之間的隔離要做好，使彼此的干擾問題減少； 最后，測試系統(tǒng)要有相應(yīng)的功能，可以同時(shí)測試各種不同的功能模塊。
五、混合信號(hào)測試
為了要測試芯片中的模擬電路是否正常，在芯片測試系 統(tǒng)中除了原本所具備數(shù)字方面的測試功能之外，通常還需要一些額外的選件。一般來說，波形發(fā)生器、波形采樣器和時(shí)隙分析儀是最常用到的。波形發(fā)生器可用來產(chǎn) 生各種形式的模擬信號(hào)，如弦波、方波、復(fù)合頻率波形等，作為測試芯片時(shí)所需的輸人波形；波形采樣器則是用來擷取芯片所輸出的模擬信號(hào)，以便我們處理和分析 輸出結(jié)果；而時(shí)隙分析儀則可以檢測輸出信號(hào)在時(shí)域方面的特性，比如頻率、工作周期、波形上升時(shí)間和下降時(shí)間等等。
在混合信號(hào)的測試中，如 何 有效的區(qū)隔數(shù)字信號(hào)與模擬信號(hào)的互相干擾是非常重要的。由于共處在同一芯片中，這兩種不同特性的信號(hào)往往會(huì)互相干擾，因此必須要特別注意把模擬電路的供電 電源與數(shù)字電路的供電電源分開來；同樣的，模擬電路的接地層，也要和數(shù)字電路的接地層分開，這樣測試出來的效果才會(huì)比較好。
六、小結(jié)
隨著SOC應(yīng)用的日益普及，在測試程序生成、工程開發(fā)、硅片差錯(cuò)、量產(chǎn)等領(lǐng)域?qū)?strong>SOC測試技 術(shù)提出了越來越髙的要求，掌新的測試?yán)砟睢⑿碌臏y試流程、方法和技術(shù)，是應(yīng)對(duì)消費(fèi)電子、通信和計(jì)箅等領(lǐng)域SOC應(yīng)用對(duì)測試技術(shù)提出的挑戰(zhàn)，適應(yīng)測試和組裝 外包發(fā)展趨勢的必綿要求。對(duì)于中國集成電路測試人員來說，了解中國目前SOC測試技術(shù)發(fā)展面臨的挑戰(zhàn)和發(fā)展方向，掌握市場的動(dòng)態(tài)至關(guān)重要。
|
